Börseninformationen

MITTEILUNG UEBERMITTELT VON BUSINESS WIRE. FUER DEN INHALT IST ALLEIN DAS BERICHTENDE UNTERNEHMEN VERANTWORTLICH.

• Signaloid stellt einen neuen ASIC vor, der speziell für Physical AI- und Robotik-Workloads entwickelt wurde.
• Der Chip, der in Zusammenarbeit mit IC-Link by imec und Cadence bei TSMC in Produktion gegeben wurde, soll bei zentralen Physical AI-Workloads eine bis zu 1.000-fach höhere Performance pro Watt bieten.

CAMBRIDGE, England --(BUSINESS WIRE)-- 02.06.2026 --

Signaloid (https://signaloid.com), ein Anbieter von Computing-Plattformen für die hardware- und binärübersetzungsbasierte Beschleunigung von Workloads in den Bereichen KI, Robotik, Luft- und Raumfahrt sowie quantitative Finanzanalyse, gab heute den Tape-out seines C0-ASIC sowie die Veröffentlichung vorläufiger Spezifikationsdokumente bekannt. Die Auslieferung von Engineering Samples an den ersten Kunden ist für das dritte Quartal 2026 vorgesehen. Weitere FPGA-basierte Systeme mit dem Design des ASIC werden derzeit für einen Einsatz im Vereinigten Königreich und in der Schweiz im Laufe des Jahres 2026 in Erwägung gezogen.

Der C0-ASIC wurde speziell für energieeffiziente Physical AI-Workloads entwickelt. Die UK Advanced Research and Invention Agency (ARIA) nimmt Systeme auf Basis des ASIC für den Einsatz in KI-Workloads der nächsten Generation wie etwa Second-Order-Methoden entgegen.

„Im Rahmen des Scaling Compute-Programms von ARIA wurden mehrere innovative Technologieprototypen in Auftrag gegeben, die unkonventionelle Ideen zur Entwicklung neuer KI-Beschleuniger verfolgen,“ sagt Suraj Bramhavar, Leiter des Programms bei ARIA. „Wir haben den C0-ASIC von Signaloid für die Evaluierung in den Bereichen randomisierte numerische lineare Algebra und probabilistisches Computing in Auftrag gegeben. Wir sind überzeugt, dass die randomisierte lineare Algebra eine grundlegend neue und leistungsstarke Technologie darstellt, die vielen Anwendungen in der Informatik, einschließlich KI, zugrunde liegt. Die Nutzung dieser Prinzipien in der Hardware könnte einen völlig neuen Ansatz zur Leistungssteigerung bieten. Wir sind begeistert, zusammen mit Signaloid in dieses Thema zu investieren und sein volles Potenzial zu erschließen.“

Ein andersartiger KI-Computing-Beschleuniger

Der C0-ASIC implementiert Signaloids Technologie für Distribution-Extended Compute Hardware (UxHw^®).

Im Gegensatz zu herkömmlichen CPUs und GPUs, die Probleme mit iterativen zufallsbasierten Variationen durch den Einsatz enormer Rechenleistung über Tausende von Rechenkernen lösen, setzt Signaloids UxHw auf neuartige mathematische Verfahren, um Berechnungen dynamisch umzustrukturieren. So werden dieselben Ergebnisse erzielt, und das oft bei einem 1.000-mal (oder mehr) geringeren Energieverbrauch.

Die UxHw-Technologie und ihre Implementierung werden von einem wachsenden Portfolio von über 90 Anmeldungen zum Schutz geistigen Eigentums in den USA, China, Taiwan, Japan und der EU abgedeckt.

Eine internationale Partnerschaft

Das Design und seine Umsetzung gehen aus der Zusammenarbeit zwischen Signaloid und den weltweit führenden Entwicklungspartnern IC-Link by imec und dem US-amerikanischen Cadence Design Systems hervor.

„Führende Innovatoren im Bereich KI-Hardware vertrauen auf IC-Link als wichtigen Partner, um ihre fortschrittlichsten ASIC-Konzepte vom Design bis zur Produktion mit unserem Foundry-Partner TSMC umzusetzen“, sagt Ozgur Gursoy, Director Portfolio & Strategy für ASIC-Services bei IC-Link. „Wir sind stolz darauf, gemeinsam mit Signaloid den C0 Dreadnought ASIC vom Konzept durch den gesamten Designzyklus begleitet zu haben, um so eine neue Klasse von Recheneffizienz für Anwendungen im Bereich Distribution-Enhanced Computing zu ermöglichen.“

John Heighton, Sales Group Director, Nord- und Zentral-EMEA, bei Cadence, kommentierte die Partnerschaft wie folgt: „Cadence setzt den Maßstab in der Branche, wenn es darum geht, führende Unternehmen beim Tape-out modernster KI-Chips zu unterstützen – so auch Signaloid bei seinem C0-Dreadnought, der sich nun bei TSMC in der Produktion befindet. Wir unterstützen Start-ups, die das Computing der nächsten Generation vorantreiben, indem wir unsere leistungsstarken Artisan-SRAM-Speicher für den ASIC von Signaloid bereitstellen.“

Verfügbarkeit

Engineering Samples des C0-ASIC in Form von gebumpten Dies werden im dritten Quartal 2026 verfügbar sein. Eine zweiseitige, vorläufige Design-Kurzübersicht des C0-ASIC ist für qualifizierte Kunden ab sofort erhältlich. Kunden, die sich für Anwendungsfälle in den Bereichen Robotik und industrielle Automatisierung interessieren, können die UxHw-Technologie auch live auf dem Flaggschiff-Event „Bosch Connected World“ vom 10. bis 11. Juni 2026 in Berlin erleben.

Über Signaloid

Signaloid wurde von Prof. Phillip Stanley-Marbell gegründet, einem ehemaligen Professor of Physical Computation an der University of Cambridge und Wissenschaftler, der zuvor unter anderem bei Bell Labs, IBM, Apple und MIT tätig war. Signaloid bietet eine Computing-Plattform für rechenintensive Workloads, von denen viele als Algorithmen zur Verarbeitung von Wahrscheinlichkeitsverteilungen neu formuliert werden können. Die Technologie des Unternehmens wird bereits von mehr als 3.000 Nutzern weltweit eingesetzt und ist als Cloud-, On-Premises- sowie als energiesparende Edge-Hardware-Lösung verfügbar. www.signaloid.com

Die Ausgangssprache, in der der Originaltext veröffentlicht wird, ist die offizielle und autorisierte Version. Übersetzungen werden zur besseren Verständigung mitgeliefert. Nur die Sprachversion, die im Original veröffentlicht wurde, ist rechtsgültig. Gleichen Sie deshalb Übersetzungen mit der originalen Sprachversion der Veröffentlichung ab.

Originalversion auf businesswire.com ansehen: https://www.businesswire.com/news/home/20260530000086/de/

Pressekontakt: press@signaloid.com